关于主从结构SR触发器

ID:462718 · 发表于 2019-2-26 16:00

脉冲结构触发器，CLK为时钟信号，下降沿有效，当S和R都是高电平有效，在CLK为高电平期间，S和R都为1没有发生过变化，当下降沿来临时，为什么输出端Q是不定态，而不是1态？

ID:373388 · 发表于 2019-2-26 17:15

SR触发器原理图如下，可以根据逻辑运算分析一下

无标题.png

ID:401564 · 发表于 2019-2-26 17:17

这玩意在入门的时候就学一下，入门之后还能记得的真没几个。
倒也不是很难，主要是没多大用处的东西。
你对着SR触发器的真值表自己查一下就知道了

帐号		自动登录	找回密码
密码			立即注册