verilog用减法器实现可综合的除法器-仿真验证通过

电梯直达

楼主

ID:405705 发表于 2018-10-5 22:08 | 只看该作者 |只看大图回帖奖励

除法器经常会用到，但timing都会很差。附件是用减法实现除法器，不用库的除法器，针对timing比较紧张的情况使用。

0.png (128.56 KB, 下载次数: 149)

0.png (102.27 KB, 下载次数: 141)

416.77 KB, 下载次数: 28, 下载积分: 黑币 -5

verilog可综合除法器实现

参与人数 1	黑币 +50	收起理由
admin	+ 50	共享资料的黑币奖励！

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友

帐号		自动登录	找回密码
密码			立即注册