verilog的初始化语句遇到了问题

ID:264050 · 发表于 2019-10-17 23:31

本想通过初始化initial语句，给定发送指令。从波形上看，没有被初始化；但当我把子模块中所对应的地方修改后，又得到了初始化。
自己无法解释，不知道问题处在什么地方。如果有明白的前辈，还请不吝赐教！

ID:264050 · 发表于 2019-10-17 23:33

如果有不清楚的地方，还请大家指出。文字描述的可能不清楚，看图也许会明了些~

ID:275826 · 发表于 2019-10-18 13:23

初始化语句只对仿真有效，下载到芯片中无效

ID:264050 · 发表于 2019-10-18 18:19

tyrl800 发表于 2019-10-18 13:23
初始化语句只对仿真有效，下载到芯片中无效

这我还真的不知道

帐号		自动登录	找回密码
密码			立即注册


1 黑币	回复本帖可获得 1 黑币奖励! 每人限 1 次