|
|
摘要
数字电子钟是一种用数字显示秒、分、时的记时装置，与传统的机械时钟相比，它一般具有走时准确、显示直观、无机械传劲装置等优点，因而得到了广泛的应用。数字电子钟的设计方法有许多种,例如可用中小规模集成电路组成电子钟:也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟:还可以利用单片机来实现电子钟等等。本课程设计采用的是中小规模集成电路法，时钟信号发生器用555定时器做多谐振荡器，产生1Hz时钟脉冲;用74LS160设计两个六十进制的计数器对“分”“秒”信号记数，二十四进制计数器对“时”信号记数、再通过“时”“分”校正电路进行时间的校正，实现数字电子钟的功能。
1、设计题目
1.1设计指标及要求
2、整机电路框图
2.1整机电路工作原理
3、基本元器件的选择与原理
3.1 555定时器
3.2 计数器设计
3.2.1 分、秒位实现六十进制
3.2. 2 小时位实现二十四进制
3.3译码显示电路
3.4校时电路
3.4.1 时时间校准电路
3.4.2 分时间校准电路
3.4.3 秒时间校准电路
4、致谢
5、设计总结
6、参考文献
1、设计题目
数字钟设计
1.1设计指标及要求
要求：
1.设计一个具有“时”、“分”、“秒”的十进制显示计时器,要求为24小时循环。
2.具有校时、校分、校秒功能。
3.用集成电路组件实现；
给定条件
（1）直流电源任意
（2）晶振频率100KHZ或32768HZ 。
选作：
※整点报时。在59分51秒、53秒、55秒、57秒、输出750Hz音频信号，在59分59秒时输出1000Hz信号，音响持续1秒，在1000Hz音响结束时刻为整点。
2、整机电路框图
2.1整机电路工作原理
电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生-个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分”显示数字进行校对调整。
3、单元电路选择与原理
3.1 秒脉冲
用555定时器制成多谐振荡器产生1s的脉冲信号。
秒信号的发生电路
秒信号发生电路由集成电路555定时器与RC组成的多谐振荡器构成。需要的芯片有集成电路555定时器，还有电阻和电容。下图为其电路图：
振荡电路是数字钟的核心部分，它的频率和稳定性直接关系到表的精度。因此选择555定时器构成的多谐振荡器，其中电容C1为47微法，C2为0.01微法，两个电阻R1=R2=10K欧姆。此时在电路的输出端就得到了一个周期性的矩形波，其振荡频率为： f=1.43/[(R1+2R2)C] 由公式（3-1）代入R1 ，R2和C的值得，f=1Hz。即其输出频率为1Hz的矩形波信号
3.2 计数器设计
获得秒脉冲信号后，可根据60秒为1分，60 分为1小时，24小时为1天的规律计数。因此，计数器由“秒”计数器电路、“分”计数器电路和“时”计数器电路组成，“秒"、 “分”计数器为六十进制加法计数器，时计数器为二十四进制加法计数器。
3.2.1 分、秒位实现六十进制
六十进制加法计数器采用两片中规模集成电路74L5160组成六十进制加法计数，可利用 7415160异步清零端通过反馈归零的方法来实现，也可以利用7415160同步置数端用置数法来实现。
本设计由两个741.5160 和74Ls00四2输人与非门组成六十进制“秒”计数器，其中个位计数器接成十进制形式。十位计数器选择Q1与Q2做反馈端，经与非门输出控制清零端CR非,接成六进制计数形式。个位与十位计数器之间采用同步级联方式，将个位计数器的进位输出控制端(CO)接至十位计数器的计数容许端P，完成个位对十位计数器的进位控制。秒信号脉冲作为计数脉冲输人到CP端。同理，由两个741S160 和741S00四2输入与非门，组成六十进制“分"计数器电路。
3.2. 2 小时位实现二十四进制
二十四进制加法计数器。由两个74LS160 ( IC8、IC9 )和74LS00四2输人与非门组成二十四进制“时”计数器，个位与十位计数器均采用同步级联方式。选择十位计数器的输出端Q1和个位计数器的输出端Q2通过与非门控制两片计数器的清零端，可实现二十四进制递增计数。
3.3译码显示电路
译码是将给定的代码进行翻译。计数器采用的码制不同，译码电路也不同。用七段发光二极管来显示译码器输出的数字，显示器有两种:共阳极或共阴极显示。译码和显示电路是将“秒”、“分”、“时”计数器中每块集成电路的输出状态(8421 代码)翻译成七段数码管能显示十进制数所要求的电信号，然后经数码管，把相应的数字显示出来。译码器有多个型号可供选择，如74LS248 (可驱动共阴极数码管)、74LS247 (可驱动共阳极数码管)、CD4511等。
本设计译码和显示电路由74LS248和七段数码管组成。此电路共需要六个7415248和六个七段数码管。六个七段数码管，随着秒计数脉冲不断的输入和计时的变化，连续地进行时、分、秒计时显示。一个741S248和一个七段数码管组成的电路如图4.26所示。
74LS248的译码输出端通过限流电阻(9欧姆)与数码管相连，以防电流过大烧坏发光二极管。改变限流电阻的大小，可以改变发光二极管的亮度。
3.4校时电路
校时电路的作用是当计时器刚接通电源或走时出现误差时，实现对“时”，“分”，“秒” 的校准。在电路中设有正常计时和校时位置。校时电路可以采用手动校准或者自动校时。例如，自动校时以校分为例，当把开关打到校分时，分计数器的计数脉冲CP不是接到六十进制秒计数器的输出，而是直接接到分频电路的输出的标准的秒信号上，使得分计数器进行快速的计数，而达到自动校分的目的。可用门电路或触发器实现。
3.4.1 时时间校准电路
“时” 时间校准电路如图4-2-7所示
由741LS08 四2输人与门、74LS32 四2输人或门、741LS02 四2输入或非门组成。当校时开关处于校时位置，即接0电平，秒脉冲
信号经或非门输出，再到或门输出接时计数器的计数脉冲CP,控制时计数器计时，每秒加1，当时计数器显示出校准的小时数字时将开关置于5V电源，或非门输出为低电平，时计数器的计数脉冲CP接分计数器的进位信号，恢复时计数器正常计数。
3.4.2 分时间校准电路
由741LS08 四2输人与门、74LS32 四2输人或门、741LS02 四2输入或非门组成。当校时开关处于校时位置，即接0电平，分脉冲
信号经或非门输出，再到或门输出接时计数器的计数脉冲CP,控制时计数器计时，每秒加1，当分计数器显示出校准的分钟数字时将开关置于5V电源，或非门输出为低电平，分计数器的计数脉冲CP接分计数器的进位信号，恢复分计数器正常计数。
3.4.3 秒时间校准电路
秒时间校准电路如图4-2-8所示
当校秒开关处于校秒位置时，即接0电平，与门741S08 的输出为0电平，秒计数器停止计数，当秒计数显示的时间与标准的秒时间相同时，将校秒开关置于高电平，秒信号脉冲通过与门74LS08的输出作为计数脉冲输人，恢复秒计数器正常的计数。
4、致谢
在学习中，老师严谨的治学态度、丰富渊博的知识、精益求精的工作态度以及侮人不倦的师者风范是我终生学习的楷模,老师们的高深精湛的造诣与严谨求实的治学精神,将永远激励着我。这三年中还得到众多老师的关心支持和帮助。在此，谨向老师们致以衷心的感谢和崇高的敬意!另外，感谢校方给予我这样一次机会,能够独立地完成一个课程设计，并在这个过程当中,给予我们各种方便,使我们在这学期快要结束的时候,能够将学到的知识应用到实践中，增强了我们实践操作和动手应用能力, 提高了独立思考的能力。
感谢所有任课老师和所有同学在这三年来给自己的指导和帮助, 他们教会了我专业知识,教会了我如何学习，教会了我如何做人。正是由于他们,我才能在各方面取得显著的进步,在此向他们表示我由衷的谢意。在这次课程设计的撰写中，我得到 了许多人的帮助。首 先我要感谢我的老师在课程设计.上给予我的指导、提供给我的支持和帮助，这是我能顺利完成这次设计的主要原因，更重要的是老师帮我解决了许多技术上的难题,让我能把系统做得更加完善。在此期间,我不仅学到了许多新的知识,而且也开阔了视野,提高了自己的设计能力。其次 ，我要感谢帮助过我的同学，他们也为我解决了不少我不太明白的设计.上的难题。最后再一次感谢所有在设计中帮助过我的良师益友和同学。
5、设计总结
在进行电路的设计中，遇到了很多的问题,设计振荡电路时，由于电源和地的选择不正确，导致数码管无法显示，设计显示电路时,没有注意数码管是共阴还是共阳，导致连接错误。设计校正电路时，刚开始的门电路选用2V的CmOS系列，导致校正电路无法发挥作用。后改用74LS系列，电路才发挥作用，通过自己亲身设计，熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然
这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。
|
|
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
