数字电路30s倒计时器的设计 NE555+74LS192等芯片

设计一个30s倒计时器。满足如下要求：

（1）具有30s计时功能；

（2）设置外部操作开关，控制计数器的直接清零、启动和停止功能；

（3）在直接清零时，要求数码显示器灭灯；

（4）计时器为30s递减计时，计时间隔为1s；

（5）计时器递减计时到零时，数码显示器不能灭灯，LED发光。

本设计的核心是一个30s计时器，根据要求要将计时进行实时显示，同时达到设计任务中的清零、重置、报警等各项要求。初时确定课题后，是没有什么头绪的，想法就是通过元器件以秒为单位发出脉冲，并计次显示，如此大致思路。结合目前学习中的知识，定时器、计数器、7段译码器以及7段显示器首先成为选择，翻阅了数电书后，简单绘图大致思路即定型，方案初步可行。细节性的东西再结合以往知识来完成，设计课题大致不会有问题，借此机会加深对各个元器件的了解和运动，来完成课题设计。

电路系统应包括几个部分，分别为：脉冲发生器、计数器、译码器、显示电路、控制系统以及报警系统几个主要部分来完成。其中计数显示是电路的核心部分。计数器完成30s计时功能，而控制电路具有直接控制计数器的启动计数、暂停、连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器显示零。当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示30s字样；当启动开关断开时，计数器开始计数；当暂停、连续开关拨在暂停位置上时，计数器的停止计数，处于保持状态；当暂停、连续开关拨在连续时，计数器继续递减计数。

其设计思路及各电路单元大致如下：

由基本电源供电，通过对电源的开关选择来达到整个计数工具的开启与关闭。脉冲发生器以秒为单位发出脉冲信号，并配以开关控制与电源的接触达到脉冲波的暂停与继续。通过计数器进行脉冲计数，并根据计数，自动鸣叫，闪光。通过控制电路，对计数器进行清零和置数控制。计数器的数字信号，通过译码器以及最后的数字显示器，达到计数显示的最终设计目的。

555定时器是一种中规模集成电路，利用它可以方便的构成施密特触发器、单稳态触发器和多谐振荡器等。555定时器具有功能强、使用灵活、应用范围广等优点。目前在仪器、仪表和自动化控制中得到了广泛的应用。

555定时器有TTL/COMS型两类，它们的逻辑功能和外部引脚排列完全相同。它是双列直插式组件，它由分压器、电压比较器、基本RS触发器、放电管和输出缓冲级几个基本单位组成。主要是通过外接电阻R和电容C构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。

表3-1 555定时器功能表

555为8脚时基集成电路，各脚主要功能：

1 接地GND          2 低触发端TR

3 输出端OUT        4 复位端R

5 控制电压CV       6 高触发端TH

7 放电端DC         8 电源电压VCC

用555定时器构成多谐振荡器电路如图3-2，电路没有稳态，只有两个暂稳态，也不需要外加触发信号，利用电源VCC通过R1和R2向电容器C充电使Uc逐渐升高，升到2VCC/3时，U0跳变到低电平，放电端D导通，这时，电容器C通过电阻R2和D端放电，使Uc下降，降到VCC/3时，U0跳变到高电平，D端截止，电源VCC又通过R1和R2向电容C充电。如此循环，振荡不停，电容器C在VCC/3和2VCC/3之间充电和放电，输出连续的矩形脉冲。

输出信号U0的脉宽tW1、tW2、周期T的计算公式如下：

tW1=0.7（R1+R2）C

tW2=0.7R2C

T=0.7（R1+2R2）C

本次设计的核心之一便是555多频振荡器，设计选用555多频振荡器来做为计时器并以1s为周期发出的脉冲。其周期计算为：

0.7（R1+2R2）C=T=1s=0.7(4.4kΩ+2*5kΩ)100uf

得出多频振荡器各辅助器件参数R1=5.1kΩ，R2=5.1kΩ，C=100uf，连接电路，多频振荡器即脉冲发生器完成。

计数器是一个用以实现计数器功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用作数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。

74ls192为可预置的十进制同步加/减计数器（双时钟），其清除端是异步的。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能；预置是异步的，当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0-Q3）即可预置成与输入端（P0-P3）相一致的状态，计数是同步的，靠CPD.CPU同时加在4个触发器上而实现。在CPD,CPU上升沿作用下Q0-Q3同时变化，从而消除了同步计时器中出现的技术尖峰。当进行加计数或减计数时可分别应用CPD或CPU。此时另一个时钟应为高电平。当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲，当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。当把TCD和TCU分别连接后一级的CPD,CPU，即可进行级联。

74LS192是双时钟方式的十进制可逆计数器，如图3-7。

CPU为加计时器时钟输入端，CPD为减计数器时钟输入端。

LD为预置输入控制端，异步预置。

CR为复位输入端，高电平有效，异步清除。

C0为进位输出端，1001状态后负脉冲输出。

B0为借位输出端，0000状态后负脉冲输出。

引出端符号

TCD           错位输出端（低电平有效）

TCU            进位输出端（低电平有效）

CPD            减计数时钟输入端（上升沿有效）

CPU           加计数时钟输入端（上升沿有效）

MR            异步清除端

P0-P3                    并行数据输入端

PL            异步并行置入控制端(低电平有效)

Q0-Q3                    输出端

因其本质即十进制计数器，清零置数减法等功能完善符合设计要求，故选用两片74LS192芯片对脉冲信号进行计数。两片芯片分别计数十位和个位，置数端，个位置数为0，十位置数为3，即30S倒计时开始。DN端接入555多频振荡器的脉冲信号，UP端接高电平，TCD端空接来达到减计数的效果。Q端信号输出给译码器进行译码显示。TCD端借位信号接入十位片的DN端进行十位的减法计数，两片互相配合完成两位数30S的计数。两片芯片PL端同接入控制电路置数开关进行控制，两个MR端同接入控制电路清零开关进行清零控制。

用数码管来显示数字，这种数码管的每个线段都是一个发光二极管，因此也称LED数码管或LED七段显示器。因为计算机输出的是BCD码，要想在数码管上显示十进制数，就必须把BCD码转换成7段字形数码管所要求的代码。我么们能够将计算机输出的BCD码转换成7段字型代码，并使数码管显示出十进制数的电路称为“七段字型译码器”，其功能表如表3-10。因此在本次的设计中我们采用了常用的74ls48。

表3-8数码管功能表

如前所述，分段式数码管是利用不同发光段组合的方式显示不同数码的。因此，为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出，然后经驱动器点亮对应的段。例如，对于8421码的0011状态，对应的十进制数为3，则译码驱动器应使a、b、c、d、g各段点亮。即对应于某一组数码，译码器应有确定的几个输出端有信号输出，这是分段式数码管电路的主要特点。

74LS48为4线-七段译码器/驱动器(BCD输入。有上拉电阻)，其输出端为高电平有效，可驱动灯缓冲器或共阴极VLED。当要求输出0-15时，消隐输入（BI）应为高电平或开路，对于输出为0时还要求脉冲消隐输入（RBI）为高电平或者开路。当BI为低电平时。不管其他输入端状态如何，Ya-Yg均为低电平。当RBI和地址端均为低电平，并且灯测试输入端（LT）为高电平时，Ya-Yg为低电平，脉冲消隐输出（RBO）也变为低电平。当BI为高电平或开路时，LT为低电平可使Ya-Yg均为高电平。48与248的引出端排列、功能和电特性均相同，差别仅在显示6和9,248所显示的6和9比48多出上杠和下杠。

引出端符号：

A-D  译码地址输入端

BI/RBO  消隐输入（低电平有效）/脉冲消隐输出（低电平有效）

LT  灯测试输入端（低电平有效）

RBI  脉冲消隐输入端（低电平有效）a-g段输出

将两个芯片的使能段同接入高电平使两组译码显示能够正常运行工作，实时传递计数器的计数信号，达到30s可视计数的效果。

当计数器74LS192的清零端MR=1有效时，即可实现对电路清零；而当清零端无效，置数端PL=0有效时，即可实现对电路的置数；通过开关对555脉冲发生器输入端电源的进行控制，即可实现对整个电路进行暂停计时，为减小开关按键产生的机械抖动对计时电路的影响，应接-RS锁存器；当十位计数器74LS192的借位输出端有效时，即可实现报警。

具体实施如下：

启动/暂停：通过对电源的控制，进行电路总启动停止的控制。

暂停/继续：通过对555多频振荡器的电源控制，达到对脉冲的暂停/继续控制。

清零：通过按钮开关将两片计数器MR清零端接入高电平达到清零效果

置数：通过单刀双掷开关，将两片计数器的PL置数端接地达到低电平清零效果。报即鸣叫，闪光，归零。当TCD输出借位信号，即表示计数完毕，为使示数停留00并发出警报，接入一JK锁存器，锁存TCD借位信号并将jK端高电平信号传达至MR端达到清零效果以及LED/喇叭端达到闪光鸣叫的报警效果，并通过JK锁存器的翻转效果，使得Q和非两输入端电平的恢复为下一次计数报警做准备，通过按钮开关的清零效果也可以达到翻转jk锁存器为下次警报做准备的效果.

如图3-11。启动电路后，当电路中的数码管的示数显示为00时，D1开始闪烁并且报警器发出滴滴的报警声。

如图3-12。启动电路后，电路在运行过程中时，数码管是示数一直在减小，当你将SW1开关打开时，数码管的示数将停止变化。

如图4-1，当SW2关闭后数码管显示为30并稳定不动，当打开SW2后开始进行倒计时。

如图4-2，电路在运行的过程中，当打开SW1时，数码管的数字停止不动，起到暂停作用，当关闭SW1后，电路继续进行倒计时。

如图4-3，当电路运行的数码管显示00时，即表示计数完毕，为使示数停留00并发出警报，接入JK锁存器，锁存TCD借位信号并将jK端高电平信号传达至MR端达到清零效果以及LED/喇叭端达到闪光鸣叫的报警效果，并通过JK锁存器的翻转效果，使得Q和非两输入端电平的恢复为下一次计数报警做准备，通过按钮开关的清零效果也可以达到翻转jk锁存器为下次警报做准备的效果.

通过自己选题，找材料，分析，设计等，也掌握了一些软件的操作方法，这为以后的学习做了铺垫。整个设计实现了从单一的理论学习到解决实际问题的转变。通过本次的设计，我最大的收获是提高了自己的动手能力，培养了我的寻求解决问题的能力和团队精神也增强了我其他方面的能力。在设计中，我充分应用我们所学的知识，例如：集成电路74ls系列、定时器555等元器件的使用。这次事件使我受益匪浅，在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维增强了我的实际操作能力。增强了我的实际操作能力。这次设计所用的工具是Proteus，仿真比较方便，使设计的质量得到了保证。

以上的Word格式文档51黑下载地址：

30S倒计时器的设计.doc (4.65 MB, 下载次数: 64)