JK边沿触发器74LS112是什么工作原理?

ID:943368 · 发表于 2021-6-25 18:27

这是由两个74ls112组成的三进制计数器，有没有大佬能给讲解一下原理和74ls112引脚和真值表啊

ID:94031 · 发表于 2021-6-25 20:17

DM74LS112AN.pdf (49.18 KB, 下载次数: 26)

ID:945379 · 发表于 2021-6-27 11:07

JK触发器是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器。

　建立时间：是指输入信号应先于CP信号到达的时间，用tset表示。由图7.5.5可知，J、K信号只要不迟于CP信号到达即可，因此有tset=0。保持时间：为保证触发器可靠翻转，输入信号需要保持一定的时间。保持时间用tH表示。如果要求CP=1期间J、K的状态保持不变，而CP=1的时间为tWH，则应满足：tH≥tWH。  　
　
传输延迟时间：若将从CP下降沿开始到输出端新状态稳定地建立起来的这段时间定义为传输时间，则有：tPLH=3tpdtPHL=4tpd最高时钟频率：因为主从触发器都是由两个同步RS触发器组成的，所以由同步RS触发器的动态特性可知，为保证主触发器的可靠翻转，CP高电平的持续时间tWH应大于3tpd。同理，为保证从触发器能可靠地翻转，CP低电平的持续时间tWL也应大于3tpd。因此，时钟信号的最小周期为：Tc（min）≥6tpd最高时钟频率fc（max）≤1/6tpd。  　　如果把图7.5.5的J、K触发器接成T触发器使用（即将J和K相连后接至高电平），则最高时钟频率还要低一些。因为从CP的下降沿开始到输出端的新状态稳定建立所需要的时间为tPHL≥4tpd，如果CP信号的占空比为50%，那么CP信号的最高频率只能达到fc（max）=1/2tPHL=1/8tpd。  　　

特点　　①边沿触发，无一次变化问题。  　　②功能齐全，使用方便灵活。  　　③抗干扰能力极强，工作速度很高。

帐号		自动登录	找回密码
密码			立即注册