VHDL硬件描述语言的精彩PPT课件下载(共127页)

ID:207826 · 发表于 2017-6-4 22:14

一些VHDL的基础知识，讲述了VHDL的基本结构已经开发的方法，是一个很详细很好的ppt课件，里面有大量的开发实例，图文并茂.

VHDL程序：

程序包：定义在设计结构体和实体中将用到的常数、

数据类型、子程序和设计好的电路单元等。

实体：设计系统单元所需要的输入输出端口信息。

结构体：描述电路单元具体的内部结构和逻辑功能。

1、信号分外部端口信号和内部信号，外部端口信号不需说明，
可直接使用。内部信号赋值前必须定义。
2、信号的使用和定义范围是实体、结构体和程序包。
3、信号不能在进程和子程序中定义，但可在进程中赋值。
4、信号在进程外赋值是并行执行的，不允许同一信号有多个驱
动源，在进程中信号赋值顺序执行，进程被激活后，在进程结束
时才赋新值，最后一次赋值有效。
5、信号所赋值的数据类型必须与定义的数据类型一致。

信号（SIGNAL）和变量（VARIABLE）的区别：
1、信号赋值有延时，变量赋值没有时间延时。
2、进程对信号敏感而对变量不敏感。
3、信号的功能可以保存变化的数据和连接子元件。
4、信号赋值<=;变量赋值：=
5、信号可以是多个进程间的全局信号，变量存在于定义它的进程中（局部）.