|
设计题目：数字抢答器设计
学 院：工学院 专 业：电气工程及自动化 设 计 者：
学 号： 指导老师： 设计时间： 目 录 摘要 ………………………………………………………………………………………………1 1 引言…………………………………………………………………………………1 2设计任务与要求………………………………………………………………… 1 3总体设计方案…………………………………………………………………… 1 3.1 设计原理及相关说明…………………………………………………………1 3.2 总体设计图………………………………………………………………… 1 4 相关元器件功能简介 4.1 74HC138 ………………………………………………………………………2 4.1.1功能简介………………………………………………………………2 4.1.2 元器件图片……………………………………………………………2 4.2 74LS48…………………………………………………………………………2 4.2.1功能简介………………………………………………………………2 4.2.2 元器件图片……………………………………………………………3 4.3 74LS279 ………………………………………………………………………3 4.3.1功能简介………………………………………………………………3 4.3.2 元器件图片……………………………………………………………3 4.4 74LS192……………………………………………………………………… 4 4.4.1功能简介………………………………………………………………4 4.4.2 元器件图片……………………………………………………………4 4.5 74LS148……………………………………………………………………… 4 4.5.1功能简介………………………………………………………………4 4.5.2 元器件图片……………………………………………………………5 4.6 74LS48…………………………………………………………………………6 4.6.1功能简介………………………………………………………………6 4.6.2 元器件图片……………………………………………………………7 5 单元设计电路 5.1 自锁电路………………………………………………………………………7 5.1.1功能……………………………………………………………………7 5.1.2 自锁电路如图所示……………………………………………………7 5.1.3自锁电路原理及功能实现……………………………………………8 5.2 组别显示电路…………………………………………………………………8 5.2.1功能……………………………………………………………………8 5.2.2 组别显示电路如图所示………………………………………………8 5.2.3组别显示电路原理及功能实现………………………………………9 5.3 报警电路……………………………………………………………………10 5.3.1功能………………………………………………………………… 10 5.3.2 报警电路如图所示…………………………………………………10 5.3.3报警电路原理及功能实现 5.4 倒计时电路………………………………………………………………… 12 5.4.1功能………………………………………………………………… 12 5.4.2 倒计时电路如图所示……………………………………………… 12 5.4.3倒计时电路原理及功能实现 5.5 计分电路…………………………………………………………………… 13 5.5.1功能………………………………………………………………… 13 5.5.2 计分电路如图所示………………………………………………… 13 5.5.3计分电路原理及功能实现…………………………………………14 5.6 总体电路功能………………………………………………………………14 结论…………………………………………………………………………………15 致谢…………………………………………………………………………………16 参考文献……………………………………………………………………………16 附录1元器件清单…………………………………………………………………17 附录2实物图………………………………………………………………………18 附录3总电路图……………………………………………………………………20 附录4仿真结果图…………………………………………………………………21 附录5 Altium Designer原理图…………………………………………………22 摘要 在抢答比赛中，为了准确、公正、直观地判断出第一抢答者，往往会设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。该抢答电路中包含记分电路，记录当前选手的分数，还有犯规电路显示超时抢答选手提前抢答选手的选手号，同时拥有犯规报警和抢答成功报警等多种功能。营造一种公平、公正的竞赛环境。 1、引言 电视中我们经常看到一些竞赛，选手之间进行一场竞赛，为了竞赛的公平，如果同时有多个选手按下抢答按钮，由于人的感官判别先后时间顺序有限，可能会造成选手同时按下按下抢答的假象，但是选手的抢答总有先后时间顺序，这样就可能带来不公平，不过抢答器解决了竞赛中的这个不足，第一个选手按下后即锁定该选手的号码，第二个选手按下无效，从而使比赛得以进行下去。 2、设计任务与要求 2.1设计制作一个可容纳五组参赛的数字式抢答器，每组设置一个抢答按钮供抢答者使用。 2.2参赛者按抢答开关，则该组指示灯亮并用组别显示电路显示出抢答者的组别，同时扬声器发出间歇性报警声2~3s。此时，电路应具备自锁功能，使别组的抢答开关不起作用。 2.3设置记分电路。每组在开始时预置成100分，抢答后由主持人记分，答对一次加10分，否则减10分。 2.4设置犯规电路。对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别。 3、总体设计方案 3.1、设计原理及相关说明 首先主持人按下抢答开关之前，先将每位选手的分数置为一百，每位选手的分数相同，从同一个起点开始抢答，如果抢答成功加十分，如果抢答失败减十分，主持人按下抢答之前，如果有选手按下抢答按钮视为提前抢答，犯规电路会显示犯规选手的号码，同时蜂鸣器会响，提示选手犯规。 如果选手抢答成功，此时显示选手的号码，同时由555定时器和74LS192组成倒计时电路，设置倒计时为3秒，通过选手控制开关置为高电平，使74LS192置位端有效，从而产生间歇性报警声。 如果选手在30秒内没有抢答，则数码管显示00，此时七段字符译码器输出为固定值不变，则通过与非门，当达到00状态时，蜂鸣器报警，提示抢答时间已过，抢答无效。 3.2总体设计图 4.相关元器件功能简介 4.1 74HC138 4.1.1功能简介 74HC138是三线八线译码器，就是把三种输入状态翻译成八种输出状态。74HC138有1~6一共6个输入管脚，其中4、5、6是使能管脚，只有当E1为高电平E2、E3为低电平时，74HC138才能正常工作。 4.1.2元器件图片 4.2 74LS48 4.2.1功能简介 74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（QA～QG）端外，74LS48还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。 （1）7段译码功能（LT=1，RBI=1） 在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平。 （2）消隐功能（BI=0） 此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。 （3）灯测试功能（LT = 0） 此时BI/RBO端作为输出端， 端输入低电平信号时，表1最后一行，与 及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。 （4）动态灭零功能（LT=1，RBI=1） 此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA≠0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。 4.2.2元器件图片 4.3 74LS279 4.3.1功能简介 74LS279就是4R-S触发器，每片上有四路R-S触发器。每路R-S触发器有R和S两个输入和一个输出端Q。 当S输入低电平（0）时，输出Q为低电平（0）； 当S输入高电平（1）时，如果R输入低电平（0），则Q为高电平（1）； 当S输入高电平（1）时，如果R输入低电平（1），则Q保持不变。 4.3.2元器件图片 4.4 74LS192 4.4.1功能简介 74LS192是双时钟方式的十进制可逆计数器。UP为加计数时钟输入端，DN为减计数时钟输入端。PL为预置输入控制端，异步预置。MR为复位输入端，高电平有效，异步清除。TCU为进位输出：1001状态后负脉冲输出，TCD为借位输出：0000状态后负脉冲输出。 4.4.2元器件图片 4.5 74LS148 4.5.1功能简介
优先编码器允许同时输入两个以上的编码信号，编码器对所有输入的信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。74LS148是集成8-3线优先编码器产品，根据逻辑电路可以写出输出与输入变量之间的逻辑函数式为 当EI=1时，编码输出端A0、A1、A2均被锁定在高电平状态，只有在EI=0的条件下，编码器才能正常工作。故为控制端，又称选通输入端，且为低电平有效。 输入 输出 EI 0 1 2 3 4 5 6 7 A2 A1 A0 EO GS 1 × × × × × × × × 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 0 1 0 × × × × × × × 0 0 0 0 1 0 0 × × × × × × 0 1 0 0 1 1 0 0 × × × × × 0 1 1 1 1 0 1 0 0 × × × × 0 1 1 1 1 1 1 1 0 0 × × × 0 1 1 1 1 0 1 0 1 0 0 × × 0 1 1 1 1 1 0 1 1 1 0 0 × 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 表1 74LS148逻辑功能表 在表1中，符号“×”表示任意状态（0或1，即输入端有无信号）。从表1可以看出，优先编码器74LS148的逻辑功能具有以下特点：
（1）控制端EI=1时，无论输入端有无信号，输出端都被锁定在高电平，编码器不工作；只有当控制端EI=0时，编码器才能正常工作，所以控制端为低电平有效。 （2）编码器输出端A2、A1、A0对应输入端0～7的低电平状态，即输入端为低电平时认为该输入端有编码输入信号，所以输入端也是低电平有效。 （3）在EI=0的状态下，允许输入端0～7中有多个输入端为低电平状态（即有编码器输入信号），但编码输出端在同一个时刻只对一个编码输入信号进行编码输出。即输入端的编码输入信号具有优先级。74LS148优先编码器的输入端中7的优先级最高，0的优先级最低。当7=0时，无论其他输入端有无信号。输出端只给出的编码，即A2A1A0=0，其他依次类推。 （4）只有当控制端EI=0（编码器处于工作状态），且所有的编码输入端0～7都是高电平（即都没有编码输入信号时）选通输出端为低电平。因此E0=0表示编码器工作，但输入端没有编码信号输入。因为EO=0能确定编码器的状态，因此又称选通输出端低电平有效。 （5）当控制端EI=0（编码器处于工作状态），且编码器输入端有编码信号输入（低电平）时，扩展输出端GS输出低电平。因此GS=0表示编码器工作，且有编码信号输入。因为GS=0能确定编码器的状态，因此又称扩展输出端低电平有效。 （6）从表1中可以看出，编码器有3种A2A1A0=111的状态，可以根据选通输出EO和扩展输出GS的状态区分此时编码器的工作状态。E0=0表示编码器工作但没有编码信号输入，此时A2A1A0=111；GS=0表示编码器工作且有编码信号输入，所以此时A2A1A0=111表示０=0的编码；E0=1且GS =1编码器没有工作，此时A2A1A0=111。 因为74LS148优先编码器由8个编码输入信号、3个编码输出端信号，因此又称为8-3线优先编码器。 4.5.2元器件图片 4.6 555定时器 4.6.1功能简介 55定时器5内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3。 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端为高电平。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为低电平。 它的各个引脚功能如下： 1脚：外接电源负端VSS或接地，一般情况下接地。 2脚：低触发端TR。 3脚：输出端Vo 4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。 6脚：高触发端TH。 7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。 在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为低电平的情况下，555时基电路的功能表如表２示。 表 1 清零端 高触发端TH 低触发端 Q 放电管T 功能 0 x x 0 导通 直接清零 1 0 1 x 保持上一状态 保持上一状态 1 1 0 x 保持上一状态 保持上一状态 1 0 0 1 导通截止 置1 4.6.2元器件图片 5.单元电路设计 5.1自锁电路 5.1.1功能：第一次输入有效，将第一次输入对应的输出锁定，第二次输入任意值，输出不产生影响，仍保持第一次输出不变。 5.1.2自锁电路如图所示： 有效抢答自锁电路 提前抢答自锁电路 5.1.3自锁电路原理及功能实现： 当主持人打开初始化开关后，不管是否提前抢答，第一个选手按下按钮后，74LS279的4Q输出端变为高电平，高电平将74LS148的EI端置为高电平，由于74LS148低电平输入有效，高电平输入无效，所以此时如果有第二个选手按下按键，74LS148输入端无效，因此输出保持第一位选手的输出信号不变。从而达到了自锁的功能。 4.2组别显示电路 5.2.1功能：显示选手组别 5.2.2组别显示电路如图所示
有效抢答组别显示 犯规电路组别显示 有效抢答组别二极管显示 5.2.3组别显示电路原理及功能实现： 74LS279输出为二进制的形式，74LS48是七段字符译码器，将输入的数值与数码管的发光二极管，使其显示0~9十位数字，由于本电路中只需要用到1~5这五个数字，所以用不到D输入端，故D输入端为低电平。一开始BI/RBO为低电平，此时DCBA无论输入为什么状态，七段字符译码器输出都为低电平，当BI/RBO为高电平时输入有效。 当选手有效抢答后，74HC138为3线-8线译码器，将输入的二进制数转换为相应的输出。输出低电平有效。用非门取反后接入发光二极管，相应的二极管与选手组别相对应，当抢答有效时，改组别的二极管亮。 5.3报警电路 5.3.1功能： 对提前抢答、超时抢答以及抢答成功进行报警，抢答成功为2~3秒间歇报警。 5.3.2报警电路如图所示: 提前抢答报警电路 超时抢答报警电路
有效抢答报警部分电路（1） 有效抢答报警部分电路（2） 有效抢答报警部分电路（3） 5.3.3报警电路原理及功能实现 74LS192为双时钟方式的十进制可逆计数器，PL端为置数控制端，低电平有效，当输入为低电平时，D3D2D1D0输入有效，TCD为借位输出，当数值变为0时，借位输出端为低电平，为倒计时为0，TCD为高电平。当555定时器组成的时钟脉冲输出为高电平时，同时TCD为高电平，二者相与输出为高电平才能给DN一个上升沿，导致输出减一。通过时钟脉冲、TCD的输出以及有效抢答相与使喇叭一极产生3秒变化的高低电平，从而使喇叭出现间歇性导通，从而间歇性报警。蜂鸣器BUZZER有源，只要加电压就响，Sounder和Speaker无源，需要有波形的电压才能响。 5.4倒计时电路 5.4.1功能： 从某一指定数值进行倒计时。当主持人按下开关时倒计时开始。 5.4.2倒计时电路如图所示： 5.4.3倒计时电路原理及功能实现： 当主持人按下抢答按键，使PL接入低电平，因为PL为置数端，低电平有效，使初始值设为D3D2D1D0二进制表示的值，从而使其初始化，当主持人开关打开后，置数端为高电平，所以D3D2D1D0端口输入无效，两个74LS192组成了十进制的两位数，此时的555定时器组成的多谐振荡器产生脉冲，U7为低位，U6为高位，当U7数值减为零时，U7的TCD输出低电平，该低电平作为U6的PL输入，即低位向高位借一位输出。从而使高位输出减一。74LS48为七段字符译码器，将74LS192输出的二进制高低电平转化为可以让数码管显示相应数值的高低电平。 5.5计分电路 5.5.1功能： 预设分数为100分，由于竞赛并非只进行一场，所以每组选手分别设置一个计分电路。当抢答有效并答对后，由主持人进行加十分；同理，抢答有效但答错，由主持人减十分。 5.5.2计分电路如图所示：
计分电路单一选手图 计分电路所有选手图 5.5.3计分电路原理及功能实现： 通过控制74LS192的UP和DN上升沿触发，从而改变Q3Q2Q1Q0输出，再通过七段字符译码器改变输出，使十位输出加一或减一，当十位输出为零减一不够时或者输出十位为九加一进位时，TCD和TCU输出一段时间为低电平，之后变为高电平，低电平变为高电平上升沿触发百位的DN和UP，分别完成借位和进位。由于个位始终为零，不发生变化，只需要在十位和百位数码管显示的同时显示零即可。 5.6总体电路功能 先将主持人总开关先闭合再打开，将计分电路进行置数，即将选手的分数置为100分，同时也将倒计时电路清零，再将抢答开始开关闭合，将倒计时电路置数为30秒，在抢答开关未打开之前，如果出现选手抢答，抢答电路中的74LS48的BI/RBO端输入为低电平抢答无效。同时74LS279输出为通过取非、相与再通过或门使蜂鸣器报警，表示提前抢答，主持人通过关闭报警开关，使蜂鸣器取消报警，同时比赛重新开始。当选手有效抢答后，由于抢答开关打开，74LS279为4R-S触发器，输出为S的输入，再将输出电平输入到74LS48，通过七段字符译码器，转换成相应的高低电平使数码管二极管灯亮。74LS279输出位二进制数，将二进制数通过74HC138将二进制数转化成相应的输出，由于74HC138输出为低电平有效，所以将输出电平取反，再通过发光二极管发光，即可让相应组别二极管发光。同时与组别对应的555定时器的PL给一个下降沿脉冲，将74LS192置数为三秒，并开始倒计时，倒计时过程中TCD输出为高电平，之前74LS279输出电平通过组合逻辑电路输出相应的电平，当抢答有效时，该组合逻辑电路输出为高电平，将该电平与TCD、时钟脉冲输出信号相与输出到喇叭，使喇叭出现间断性报警声。 抢答有效后，74LS279的输出的4Q输出端送到74ls148使其输入端输入无效，从而达到锁存的目的，同时4Q输出的高电平取反后，将其与555定时器时钟脉冲输出电平、主持人的开关、倒计时电路74LS192的输出端TCD相与从而控制DN输入，使计时器不仅受到时钟脉冲控制，还受到主持人控制，有效抢答电路以及自身十位数电平的控制。当选手在有效时间内抢答，经过相与，可以控制倒计时电路不再倒计时，而是固定在抢答的时间，当主持人抢答开关闭合后，又通过PL将倒计时电路初始化为30秒。抢答又可以重新开始。当超过抢答时间，即倒计时电路的个位和十位数都变为零，通过组合逻辑电路使其输出均为零时，输出高电平从而使蜂鸣器报警。如果选手抢答有效并且回答正确则加十分，回答错误则减十分。主持人通过给UP或DN输入端一个上升沿，从而改变输出，再通过七段字符译码器74LS48将其转化到数码管，将其显示出来。控制个十位输出的74LS192进行行为控制从而来进行加一和减一，当减为零再减一时，通过TCD输出低电平脉冲，将该脉冲输出到百位DN，向百位借一位，输出。个位数一直为零所以不发生变化，或者从九加一变为十时，需向百位进位，从而TCU输出，给百位的74LS192的UP输入端，从而实现进位。
结论 通过这次课程设计实习，我渐渐学会讲理论知识转化为实践，也遇到很多不会的东西，通过请教老师，解决了困难，感觉受益匪浅，从中学习了很多书本上没有的知识。 一开始在网上找到一些资料，可是出现了很多问题，运行出现一些错误，可是自己不知道如何修改，通过查找资料，将书中课本的知识结合，找到了74LS279和74LS148组合从而实现锁存，当我做到间接性报警时，通过请教老师，经过老师的提醒，想到了倒计时电路，我将倒计时电路设为3秒，将其与喇叭相连，从而发出声响。我也遇到很多不会的地方，比如我之前说为何都用蜂鸣器无法发声呢，通过问同学发现，蜂鸣器一开始正常工作的电压太高，需要将其调低，才会处在正常工作状态。我又联想到了，为何蜂鸣器响，为何蜂鸣器BUZZER和喇叭Speaker不能互换呢，可是通过百度找资料，发现原来Buzzer有源，只需要加电压就响；Sounder和Speaker无源，需要有波形的电压才能响。感觉自己又了解了不少知识。 通过这次课程设计的实习，我学习到了很多关于书上理论所学习不到的地方，让我感到受益匪浅，在今后的学习中我们不仅要努力学习课本中的知识，更重要的是将课本中的知识与现实的实际情况相结合。在这次课程设计中我也发现了自身的许多缺点，比如焊接电路中没有条理，看到一些同学焊接一条电路，就将其画出来，这样不仅不容易错，还很容易分清电路。这是我需要学习的。除此之外焊接电路中，要保持谨慎，保证电路连接中没有缺线，焊接完毕确保没有出现虚焊的现象。 焊接电路中，我就出现了虚焊的现象，经过排查发现电路中的一处管脚没有完全接触，除此之外还出现了电路中三号选手显示不稳定，经过电表排查发现焊点和导线接触少，出现不稳定。在测试的时候发现电路显示异常，可是输出的均正确，一开始没有想到是数码管的问题，经过同学提醒，更换数码管后发现数码管存在问题。 数字电子技术的课程设计已经接近尾声，我从中得到了锻炼，以后的学习的路还很长，还需要不断的学习，认真听取老师的教诲，不断进步，才能在人生路上越走越远。 致谢 感谢老师的帮助，谢谢你们在关键时刻给我指明了方向，协助我完成了课程设计，使我得到了成长。当然还有感谢同学的帮助，使我的思路更加开阔，更加谨慎。我将继续努力，不断进步，不辜负你们的期望。 参考文献 阎石《数字电子技术》2016.5 23-526 李中发《数字电子技术》2001.7 25-125 黄国祥《数字电子技术》2008.8 105-155 附录1 元器件清单
附录2 实物图
附录3 总电路图 附录4 Altium Designer原理图 | 
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
