一种verilog实现uart串口通信硬件方案源码

ID:171311 · 发表于 2018-6-27 13:22

在FPGA上实现串口收发。这里给出硬件代码，直接烧入FPGA，调整波特率为38400即可电脑与其通信。FPGA使用晶振为50Mhz。上传的附件为包含了全部文件的ise工程，直接打开可用，其中uart.v为verilog代码，.ucf是引脚约束。

全部资料51hei下载地址：

uart_banji.zip (523.96 KB, 下载次数: 52)

ID:171311 · 发表于 2018-6-27 13:23

如果将此段代码烧入两块FPGA板子可以互相通信，我用的是basys2板子。

ID:363601 · 发表于 2018-7-3 07:29

下载看看先

ID:311876 · 发表于 2019-7-25 00:32

这个应该是用xlink写的

ID:619823 · 发表于 2019-10-6 16:51

刚好最近在学习fpga这块的东西，十分感谢楼主。

帐号		自动登录	找回密码
密码			立即注册