找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 2415|回复: 0
打印 上一主题 下一主题
收起左侧

RVC ADV7182基本是原理

[复制链接]
跳转到指定楼层
楼主
ID:274263 发表于 2018-1-10 13:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
摄像机连接到ADV7182并播放CVBS信号

     PAL(576i)信号YUV422 720x576 @ 25fps交错

ADV7182将CVBS信号转换为数字图像,并提供PIXCLK,HSYNC,VSYNC和FIELDS(奇/偶)
ADV7182连接到VIP(视频输入端口)
SGA提取VIP奇/偶帧

     SGA将YUV422转换为RGB565
     SGA缩放相框以输出分辨率(全屏或画中画)
     SGA在RGB565中管理叠加源(分辨率等于输出:不缩放)

Cortex M3由SGA Frame通知并通过LTDC在屏幕上呈现

1.1.3 ADV7182视频转换器↑

     ADV7182将CVBS信号转换为数字信号,并提供像素时钟,水平/垂直同步。

     I2C线路配置
         GPIO引脚115 - > I2C2 SCL
         GPIO引脚114 - > I2C2 SDA
         备用A中的GPIO

1.1.4 VIP

     VIP和ADV7182通过GPIO连接
         GPIO 52 - > VIP_PIXCLK
         GPIO 53 - > VIP_HSYNCH
         GPIO 54 - > VIP VSYNCH
         GPIO [55-62] - > VIP_DAT [7-0]
         GPIO配置在备用A中

1.2软件配置
1.2.1 ADV7182↑

在里面:
  电源管理= 0x00(系统功能正常运行)
  输入控制= 0x02(视频格式:CVBS,Ain3上的模拟输入CVBS输入)
  输出控制= 0x0C(输出驱动器启用,VBI_启用:所有行过滤和缩放)
  扩展输出控制= 0x17(富勒范围,SFL引脚上的输出SFL信息,VBI期间的空白Cr和Cb值,HS,VS,FIELD三态,兼容ITU-R BT.656-3)
  状态3 = 00
  成形滤波器控制1 = 0x41(Autonarrow陷波对于质量较差的信号源或具有梳齿的宽带滤波器以获得高质量输入(:p),SH1 C滤波器re:p)
  ADI控制2 = 0x40(LLC引脚有效)
  0x52 = 0xCB

1.2.2 VIP↑
VIP配置为输出ITU-R BT.656协议,数据中启用嵌入式同步代码。
VIP控制寄存器
   比特31:24 A [7:0]:阿尔法。该字段包含用于在运行时填充MSB的Alpha值
     RGB到ARGB模式。每个RGB像素存储为32位字,使用A作为填充字节。
     (00000000)= 0x00
   位23 INTL_en:隔行启用。
     设置时,奇数/偶数场检测被激活。这个位必须一起设置
     与双DMA模式位(VIP_MASK [12] = DMADual = 0b1)。嵌入代码必须
     正确编程(VIP_EFECR和VIP_OFECR寄存器)。
     清除时只检测到偶数场。
     (1)
   位22 SGA_tfr_en:当SGA被编程时,该位使能直接传输到SGA
     在DMA模式下工作。在这种情况下,突发大小自动设置为8。
     (0)
   位21:19 DMA_BURST_SIZE:该字段用于指定DMA突发大小。一定是
     与DMA一致编程。突发大小应该小于行的长度。
     (101)==>突发大小64
   位18 WAIT_STATE_en:该位在读取本地存储器时会导致一个等待状态
     (0)
   位17 CROP_sel:裁剪选择
     0:始终产生FIFO缓冲写入使能
        无论CROP_sel如何,FIFO缓冲区写指针都只按照递增
        VIP_CSTART和VIP_CSTOP寄存器
   位16 EAV_sel:活动视频选择结束
     0:只有EAV符号表示有效视频结束
   位15:13保留以供将来使用
     (000)
   位12 EMBT:嵌入式同步类型
     ITU-R BT.656协议
   位11:8 TRANS [3:0]:转换类型
     YUV 422(CbYCrY)
   Bit 7 VS_pol:通知垂直同步信号的有效状态
     VS_pol = 0:垂直同步信号低电平有效。像素在HSYNC时被捕获
                 无效和VSYNC = 1。
   Bit 6 HS_pol:通知水平同步信号的有效状态
     HS_pol = 0:水平同步信号低电平有效。像素在HSYNC = 1时被捕获。
   位5 PCK_pol:通知像素时钟的有效边沿
     PCK_pol = 1:数据锁存在像素时钟的上升沿
   位4 EMB:嵌入式同步启用
     EMB = 1:嵌入代码用于获取数据
VIP作物起始点寄存器(VIP_CSTART)
    起始点寄存器= 0
  VIP作物停止点寄存器(VIP_CSTOP)
    停止点寄存器= 0xFFFF(无限制)720x2(720像素/行)
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖 顶 踩
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表