关于PCB制版排提前查错误的问题

ID:402379 · 发表于 2018-9-25 20:39

如何在原理图阶段就能排查出绘制PCB时出现的问题？
或者说如何避免打样后不能用的资源浪费？

ID:277374 · 发表于 2018-9-25 21:22

原理图阶段，在左边工程栏中右键，第一项就是检查，没有错误的话，不出现对话框（对话框在systerm中可以调出来）。这个检查没有太多用途，错误还是需要人工检查出来的。比如你想用P1.0做AD采集口，不小心画成了P2.1，DXP是无论如何也查不出来的。

ID:389097 · 发表于 2018-9-26 03:37

原理图方面软件只能检测你连接性的问题，电路原理是否有问题那只能自己检查。原理图转到pcb文件时出现的错误或者警告，一定要注意和解决。pcb方面，则要对线路的安全间距和连接性进行检查，这个软件可以做得到。这样都是打样pcb必须进行的事情。另外，避免出现打样不能用的话，那些原件封装一定要画准确。其他线路的花还可以割断用用线连接，封装的不对的话，像那些管脚密的ic想用线连都连不上，那估计这打样的pcb直接报废。

ID:402486 · 发表于 2018-9-26 08:32

原理图阶段，在左边工程栏中右键，第一项就是检查，没有错误的话，不出现对话框（对话框在systerm中可以调出来）。这个检查没有太多用途，错误还是需要人工检查出来的。比如你想用P1.0做AD采集口，不小心画成了P2.1，DXP是无论如何也查不出来的。

ID:319344 · 发表于 2018-9-26 09:28

补充一下，我觉得还需要仔细核对芯片引脚连接，尤其是三脚的功能对应，如稳压芯片，三极管，最好自己查一下具体你用到的型号的，想当然就容易出问题。如果还需要后期出了问题方便检查的话，且用的是贴片元件，就在你认为必要的位置设置测试点(原理图上是一个符号，PCB上是一个过孔)，算是一种检查的补救措施吧

ID:396914 · 发表于 2018-9-26 10:39

原理图阶段只是对自己需求功能的设计，不想要的功能可以删掉。原理图导入到PCB的网络及元件名称一定要对应好

ID:403145 · 发表于 2018-9-27 13:59

新器件封装要仔细核对！还有做DRC和单网络报告。

帐号		自动登录	找回密码
密码			立即注册

关于PCB制版排提前查错误的问题

评分

评分