FPGA问题:verilog语言怎么实现四位数码管显示

电梯直达

楼主

ID:243193 发表于 2017-12-25 09:04 | 只看该作者回帖奖励

在verilog语言中，假如要实现四位数码管显示，该怎么实现了。比如data=20'd1995;
这个数怎么显示在数码管上。我所要问的重点是如何把这1995这四个数都分离出来，
不要求余的方法，采用其他方法。
望各位教教小弟~~~~

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友

手机版|小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册