《数字电路技术》实验指导书下载 TTL逻辑电路

•          实验目的
  

•          实验器材
  

•          实验内容和要求
  

•          实验报告
  

•     写出实验内容和步骤。
•     对实验结果进行分析、讨论。
  

其中 A2 、A1 、A0 为地址输入端，～为译码输出端，S1、、为使能端。

当S1＝1，＋＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，＋ ＝X时，或 S1＝X，＋＝1时，译码器被禁止，所有输出同时为1。

    将实验装置上的四组拨码开关的输出Ai、Bi、Ci、Di分别接至4组显示译码／驱动器CC4511的对应输入口，LE、、接至三个逻辑开关的输出插口，接上+5V显示器的电源，然后按功能表6－2输入的要求揿动四个数码的增减键（“＋”与“－”键）和操作与LE、 、对应的三个逻辑开关，观测拨码盘上的四位数与LED数码管显示的对应数字是否一致，及译码显示是否正常。

    将译码器使能端S1、、及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个输出端依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表6－1逐项测试74LS138的逻辑功能。

•     写出实验内容和步骤。
•    画出3－8线译码器74LS138逻辑图及引脚排列。
•     写出74LS138功能表。
•     用两片74LS138组合成一个4线—16线译码器。
•     对实验结果进行分析、讨论。
  

一、实验目的

1、熟悉中规模集成计数器的逻辑功能及使用方法

2、掌握用74LS161构成几种进制计数器的方法

3、熟悉中规模集成计数器各输出波形及应用

二、实验原理

计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。本实验主要研究中规模十进制计数器74LS161的功能及应用。

2、中规模集成计数器

74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图所示：

管脚符号说明：电源正端Vcc，接+5V ；异步置零（复位）端Rd；时钟脉冲CP；预置数控制端 A、B、C、D；数据输出端 QA、QB、QC、QD；进位输出端 RCO：使能端EP，ET；预置端 ；

图3.8.2 74LS161 管脚图

该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表所示：

表74LS161 逻辑功能表

3、计数器的级联使用

若所要求的进制已超过16，则可通过几个74LS161 进行级联来实现，在满足计数条件的情况下有如下方法：

1） 同步联接法：

CP 是共同的，只是把第一级的进位输出RCO 接到下一级的ET 端即可，平时RCO=0 则计数器2 不能工作，当第一级计满时，RCO=1，最后一个CP 使计数器1 清零，同时计数器2 计一个数，这种接法速度不快，不论多少级相联，CP 的脉宽只要大于每一级计数器延迟时间即可。其框图如图：

2) 异步联接法：

把第一级的进位输出端RCO 接到下一级的CP 端，平时RCO=0 则计数器2 因没有计数脉冲而不能工作，当第一级计满时，RCO=1，计数器2 产生第一个脉冲，开始计第1 个数，这种接法速度慢，若多级相联，其总的计数时间为各个计数器延迟时间之和。其框图如图所示

4、实现任意进制计数器 由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。

(1) 用复位法获得任意进制计数器 假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。

(2) 利用预置功能获M进制计数器 置位法与置零法不同，它是通过给计数器重复置入某个数值的的跳越N-M个状态，从而获得M进制计数器的，如图所法。置数操作可以在电路的任何一个状态下进行。这种方法适用于有预置功能的计数器电路。图上述二种方法的原理示意图

(a)                                  (b)

例如：利用两片十进制计数器74LS161接成35进制计数器？

本例可以采用整体置零方式进行。首先将两片74LS161以同步级联的方式接成16×16=256进制的计数器。当计数器从全0状态开始计数时，计入了35个脉冲时，经门电路译码产生一个低电平信号立刻将两片74LS161同时置零，于是便得到了35进制计数器。电路连接图如图所示

二片74LS161构成35进制计数器电路连接图

三、实验内容与步骤

1、测试74LS161的逻辑功能。

1） 分别画出置零法、置数法的电路连接图，用点脉冲CP，观察计数状态，画出状态转换图

2）在CP端加入连续脉冲信号，用示波器观察输出波形，并将QA、QB、QC、QD的波形图绘在下图中

Qa

Qb

Qc

Qd

•     写出实验内容和步骤。
•     对实验结果进行分析、讨论。
• 在熟悉74LS161逻辑功能的基础上，利用74LS161采用置零法、置数法两种方法设计12进制计数器 。
• 利用两片74LS161设计99进制计数器。
  

2016数字电路技术实验指导书-.doc (272.62 KB, 下载次数: 5)

2018-5-3 14:35 上传

点击文件名下载附件
下载积分: 黑币 -5