数字电子钟的设计 一.设计名称:数字电子钟的设计 二.设计目的: 1.熟悉集成电路的引脚安排; 2.掌握各芯片的逻辑功能及使用方法。 3.了解数字钟的组成及工作原理。 4.熟悉数字钟的设计与制作。 三.设计原理思路 数字电子钟是由石英晶体振荡器,分频器,计数器,译码器,显示器及校时电路组成,由石英晶体振荡器产生的信号经过分频器作为秒脉冲,秒脉冲送入计时器,分数结果通过“时”,“分”,“秒”译码器显示时间。 数字电子钟原理框图如下图所示: file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3945.tmp.png晶体振荡器 |
file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3946.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3957.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3958.tmp.png file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3968.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps3969.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps396A.tmp.png file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps397B.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps397C.tmp.pngfile:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps397D.tmp.png file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps397E.tmp.png file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps398E.tmp.png校时电路 |
四.设计任务与要求 1.设计一个具有“时”“分”“秒”显示的电子钟(23小时59分59秒),具有校时,校分功能。 2.用中小规模集成电路组成电子钟,并在实验箱上进行组装,调试。 3.画出框图和逻辑电路图,写出设计,实验总结报告。 4.选做功能: (1)闹钟功能 (2)整点报时。从59分50秒开始,每隔2秒发出一次“嘟”的信号。连续五次,最后一次要求高音“嘟”的信号,从此信号结束到达正点。 (3)日历系统 五.multisim仿真 1.用电脑上的软件multisim进行仿真,所需器件类型如下: 74LS160芯片6个,+5V电压源,七段数码管6个,与门3个,非门3个,导线若干,开关4个 2.电源单元要使用VCC 3.时间计数单元 时间计数单元有时计数、分计数和秒计数等几个部分 时计数单元为24进制计数器,分和秒计数单元为60进制计数器。 秒,分,十计数单元分别如下: file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps398F.tmp.jpg 秒计数单元 file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39A0.tmp.jpg 分计数单元 file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39A1.tmp.jpg 时计数单元 4.显示单元 显示单元使用DCD_HEX七段显示数码管 file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39A2.tmp.jpg 5.校时电路 当重新接通电源或走时出现误差时都需耍对时间进行校正。通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的信号加到需耍校正的计数单元的输入端,校正好后,再转入正常计时状态即可。
| | file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39A3.tmp.png | 根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。
| | file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39B4.tmp.jpg | a.校时分钟数时,将开关9断开,断开闭合一次开关8将使分显示器计数加1
b.校时时的时候,将开关6断开,断开闭合一次开关7将使时显示器计数加1 6.实验整体设计仿真电路图如下页 file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39B5.tmp.jpg
六.实验室搭电路 1.连接好的电路图如下: file:///C:\Users\Administrator\AppData\Local\Temp\ksohtml\wps39B6.tmp.png 该电路输入接1Hz的输入,将使得其示数增加频率和实际时间相同 七.实验心得 我们学习了数字电子电路和模拟电子电路,对电子技术有了一些初步了解, 但那都是一些理论的东西。通过这次数字电子钟的课程设计,我们才把学到的东 西与实践相结合。从中对我们学的知识有了更进一步的理解。 1.连接电路时要按照秒,分,时的顺序进行,每一个模块没有问题之后再做下一个。设计中导线太多,按照电路图全部连好再检查的话,不容易理清线路; 2.实验室有些导线可能是坏的,在连线前要检查每一根导线的好坏,; 3.设计时可能会有多个方案,这时要选择比较简单可行的,芯片要选择常见的,否则可能使得实验无法在实验室进行; 4.调试过程中,第一次是按照电路图先把要接电源和接地的全部连好再连接,但是当出现问题时由于电路复杂,无法弄清楚是哪一根导线连错,最后是按照秒,分,时的顺序,调制好一部分后再继续连接下一个部分。 5.在设计过程中,遇到自己解决不了的问题要和同组伙伴沟通讨论,或者和其他同学讨论效果会比自己一个人来做好; 6.对于multisim的运用更加熟练。 八.参考文献 1.王毓银 数字电路逻辑设计(第二版) 高等教育出版社 2.唐华光,陈大钦 电子技术基础数字部分 高等教育出版社 3.阎石 数字电子技术基础 高等教育出版社 4.任骏 数字电子技术实验 东北大学出版社
|