“项目二 四位全加器设计”实验报告 专业班级: 姓名: 学号: 实验日期: 一、实验目的 1) 熟悉QUARTUS II软件环境和设计流程; 2) 熟悉VHDL语言设计; 3) 熟悉元件例化语句的编写; 二实验内容: 1)用VHDL语言设计一位半加器; 2 )利用元件例化语句设计一位全加器; 3)用元件例化语句设计四位全加器; 4)下载至DE 0目标板,SW为输入信号,LED灯为输出结果,观察程序设计正确与否。 三、实验结果 1. 一位半加器的程序代码及RTL图
2. 一位全加器的程序代码及RTL图
3. 四位全加器的程序、引脚锁定及实验现象截图,并对实现现象进行分析
四、能否用其它方法实现此项目的功能?请写出程序代码及实现结果。
五、实验总结 请写一下实验心得体会、实验过程中遇到的问题及解决方法等。
以上的Word格式文档51黑下载地址(注意 没有内容,下载的文件和网页复制的一模一样,只是方便保存):
任务二 4位全加器设计实验51hei模板-20200210.zip
(3.7 KB, 下载次数: 3)
|