关于TI-BQ77905锂电池管理芯片的充电引脚电压问题

ID:1001745 · 发表于 2022-6-10 14:08

画了一个5串电池保护板，原理图如下：焊接后测试发现在正常状态下CHG引脚一直有高电平输出；导致CPAck-和pack+之间一直有20V左右电压。而且在充满电的情况下会变成高低电平来回变化，导致充电MOS一直处于反复打开闭合的状态。看了器件也没有问题。想咨询一下坛内大师之前有没有玩过这个片子的。或者有大师帮忙解答一下吗？

ID:401564 · 发表于 2022-6-10 17:28

两个MOS管跟官方的原理图接法不一样,不知道你是验证过了还是画错了

ID:1001745 · 发表于 2022-6-10 20:01

Y_G_G 发表于 2022-6-10 17:28
两个MOS管跟官方的原理图接法不一样,不知道你是验证过了还是画错了

大师这个就是官方的原图啊，我的也是照着抄的

ID:401564 · 发表于 2022-6-10 22:02

mcuhui 发表于 2022-6-10 20:01
大师这个就是官方的原图啊，我的也是照着抄的

人家两个MOS管的D极是对接的,然后是哪里都不接了,而你看一下你电路的两个MOS管的D极,哪里有接在一起了
你对比一下
51hei截图20220610220222.png

ID:1001745 · 发表于 2022-6-11 08:15

Y_G_G 发表于 2022-6-10 22:02
人家两个MOS管的D极是对接的,然后是哪里都不接了,而你看一下你电路的两个MOS管的D极,哪里有接在一起了
...

大师，这个就是官方的资料上的电路图，整个文件已经上传了，您看一下。

ID:645485 · 发表于 2022-6-11 14:29

首先，我没用过这个芯片啊，我只是根据你提供的资料分析！
1：对于那两个FET,到底是串还是单独连接，主要是看你的充电电流和放电电流相差多大？是否需要充电路径和放电路径分开？而你的电路中，两个路径显然是分开的。
2：通过对你的电路理解，电路里提供的是公共的PACK+,充电负CPACK-,和放电负DPACK-，电路焊好后，充电栅极CHG一直高电平,导致充电FET打开，所以充电负CPACK-和公共的PACK+之间有20v左右电压？并且。。。
那么此时的，放电负DPACK-是什么状态？？？正常应该是什么状态？

ID:401564 · 发表于 2022-6-11 15:36

mcuhui 发表于 2022-6-11 08:15
大师，这个就是官方的资料上的电路图，整个文件已经上传了，您看一下。

用百度翻译看了一下,这种电路只能在特定情况下使用,因为我没有用过这个片子,不知道特定情况是什么意思
如果你不熟悉这个IC一般都是采用典型电路的,就是数据手册的第8页面电路

ID:1001745 · 发表于 2022-6-11 23:38

tongguan123 发表于 2022-6-11 14:29
首先，我没用过这个芯片啊，我只是根据你提供的资料分析！
1：对于那两个FET,到底是串还是单独连接，主要 ...

感谢您的回复。大师分析的有道理，是的，一上电cpack-和pack+之间就有20V电压。此时dpack-也是打开状态，因为也是第一次用这个IC，之前并没有接触过这个IC。规格书上看了也没有针对这个电路说明这个CHG的引脚状态应该是什么样的。所以就搞不懂这个特定电路的原因了。

ID:1001745 · 发表于 2022-6-11 23:39

Y_G_G 发表于 2022-6-11 15:36
用百度翻译看了一下,这种电路只能在特定情况下使用,因为我没有用过这个片子,不知道特定情况是什么意思
...

感谢您的回复。是的，我也搞不懂这个特定电路的具体用法。现在打算按照常规用法来用，重新画图打板测试。

帐号		自动登录	找回密码
密码			立即注册