计数器类的电路设计思路求解

ID:1072587 · 发表于 2023-4-18 21:15

我现在在设计一些计数器类的电路的时候不知道该以怎么个思路去做，求一个思路，谢谢各位大佬

功能要求：输出端Q2、Q1、Q0 由高到低组成状态S(Q2Q1Q0)，初始CO 为 0。 CP 上升沿计数，每次计数 S 的值增加 1，S 为(111)2时计数后变为(000)2，计数次数达到进制值后 S变为初始状态S0，同时进位CO变为1。初始状态S0由比赛现场裁判长抽取的任务参数确定，进制值由比赛现场裁判长抽取的任务参数从3~8 之中确定。

如下图所示，现场抽取初始状态 S0=(110)2，现场抽取进制值为 4 进制，初始CO为0；则第一个CP上升沿到来后， S状态值变为(111)2，CO仍为0；第二个CP上升沿到来后，S状态值变为(000)2，CO仍为0；第三个CP上升沿到来后，S状态值变为(001)2，CO仍为0；第四个 CP 上升沿到来后，S 状态值变回初始状态(110)2，CO 变为 1；第五个CP上升沿到来后，S状态值变为(111)2，CO变回0；以此类推，继续循环进行4进制计数。

ID:235200 · 发表于 2023-4-18 22:54

可用可半装载初值的4位二进制计数器如74LS161通过逻辑电路控制装载引脚LD，D3D2D1D0设置所需开始的初始值，CP脉冲可用NE555芯片构成多谐电路产生。

ID:1034262 · 发表于 2023-4-18 23:09

根据最原始的要求，设计逻辑，然后简化逻辑，设计电路。

ID:1063163 · 发表于 2023-4-19 16:33

很久以前，在一所技术学校，我做了一个类似的“数字机器”，其中的代码是乱序给出的。
理论。
总体思路是：
- 当前代码存储在一组时钟 D 触发器中（因为操作发生在脉冲的边缘）；
- “代码转换器”的输入连接到 D 触发器的输出；
- D触发器的输入连接到“代码转换器”的输出；
- 下一个代码由“转码器”准备，所需代码在下一个脉冲前沿“写入”D 触发器。
“转码器”是一个小容量的可编程存储芯片（我只有 32 字节）。
实用的解决方案。
在您的情况下，您将需要 3 个时钟 D 型触发器和一个 eprom 芯片（如 28C16 或类似芯片，我找不到更少的）。
D 触发器的输出 Q1、Q2、Q3 连接到地址输入 ADR0、ADR1、ADR2 eprom。
输出 DATA0、DATA1、DATA2 eprom 连接到 D 触发器 D1、D2、D3 的输入。
让DATA7 eprom输出为“CO”信号（“传输输出”）
在地址 000 处的 eprom 中，我们写入二进制 0000`0001（即在下一个周期，我们“传递”到代码 001 和 CO=0），然后：
- 在地址 001 我们写入二进制 1000`0110（即在下一个周期我们“传递”到代码 110 和 CO = 1）
- 在地址 110，我们写入二进制 0000`0111（即在下一个周期，我们“传递”到代码 111 并且 CO = 0）
- 在地址 111，我们写入二进制 0000`0000（即在下一个周期，我们“传递”到代码 000 和 CO = 0）。
对于所有其他 eprom 地址，必须写入二进制 0000`0000，以便“数字机器”从“禁止”（非工作）状态“返回”到已知的初始状态。

这种方法可能看起来过于复杂，但实际上它允许您实现任何（!!）“数字机器”并且非常容易实现（尤其是在现代 FPGA 上）。

（对不起我的语言 - 机器翻译并不完美）

ID:123289 · 发表于 2023-4-20 16:30

画出真值表，列出卡诺图，写出逻辑关系式，画图。

ID:1073249 · 发表于 2023-4-23 23:34

用预置数计数器，就可以实现。芯片型号可以百度。

ID:1072587 · 发表于 2023-8-22 15:46

大佬们，是这样的，这边要求的是用触发器级去做，就挺难搞，以前没怎么碰过，能再给个思路吗

帐号		自动登录	找回密码
密码			立即注册